Глава пятая
ЛОГИЧЕСКИЕ ЦЕПИ И ЦЕПИ СИГНАЛИЗАЦИИ ЗАЩИТ
15. ОРГАНЫ ВЫДЕРЖКИ ВРЕМЕНИ
Для получения выдержек времени в логической части ДЗ и ТЗНП предусмотрены органы выдержки времени (ОВВ) двух видов. ОВВ вида 1 входят в состав блоков BOlll, В0112, В0122, В0123, каждый из которых содержит два органа, и обладают высокими показателями точности [16].
Рис. 41. Схема органа выдержки времени вида 1
ОВВ вида 2 входят непосредственно в состав блоков логики защит и используются в тех случаях, когда к точности выдержек времени не предъявляются повышенные требования.
Орган выдержки времени вида 1, схема которого приведена на рис. 41, содержит пусковой каскад, элемент задержки, выходной каскад. Элемент задержки собран по мостовой схеме с зарядом хронирующего конденсатора неизменным во времени током и использованием в качестве компаратора напряжения ОУ.
Схема элемента задержки содержит делитель напряжения питания на резисторах R5, R7, R8, R9, токостабилизирующий транзистор VT2, включенный по схеме с общей базой, конденсатор СЗ и компаратор на операционном усилителе А1.
В цепь эмиттера VT2 включен набор прецизионных резисторов R14 - R20, коммутацией которых посредством переключателей SB1-SB6 осуществляется регулирование уставок по времени срабатывания. Напряжение на резисторах R14-R20 равно напряжению на резисторах R5, R7, а ток коллектора транзистора VT2 является током заряда конденсатора СЗ.
Напряжение на конденсаторе СЗ изменяется во времени по линейному закону. Когда напряжение на конденсаторе СЗ превысит уровень напряжения на резисторе R9, переключается компаратор А1, открывая транзистор VT3 выходного каскада.
Рис. 42. Схема органа выдержки времени вида 2
Для улучшения крутизны фронта выходного сигнала компаратора ОУ А1 охвачен положительной обратной связью с коллектора транзистора VT3 через резистор R10 на инвертирующий вход, подключенный к делителю напряжения питания.
Пусковой каскад, собранный на транзисторе VT1 с малым обратным током коллектора, обеспечивает нулевые условия на конденсаторе СЗ до пуска ОВВ и быстрый разряд конденсатора по сигналу возврата.
При отсутствии сигнала пуска транзистор VT1 насыщен током базы, протекающим через резистор R1 и стабилитрон VD2. По цепи коллектор-эмиттер транзистора VT1 протекает ток коллектора VTI. Напряжение на конденсаторе СЗ при этом не превышает 0,05 В. Это напряжение приложено к неинвертирующему входу ОУ А1, а на его инвертирующий вход подан опорный потенциал, снимаемый с резистора R9. При этом на выходе ОУ А1 существует низкий потенциал, запирающий выходной каскад.
При подаче на вход ОВВ логического сигнала 0 стабилитрон VD2 и транзистор VT1 запираются и начинается заряд конденсатора СЗ током коллектора транзистора VT2. При равенстве напряжения на конденсаторе СЗ напряжению срабатывания компаратора последний переключается и открывает транзистор VT3 выходного каскада ОВВ.
Схема ОВВ вида 2, описанного в [17], приведена на рис. 42. При наличии на выходе предвключенного логического элемента D1.1 логического сигнала 0 диод VD1 открыт и вследствие выполнения условия Rl < R2* напряжение на конденсаторе СУ* близко к нулю. Через транзистор VT1, выполняющий функцию эмиттерного повторителя, указанный сигнал поступает на вход элемента D1.2, обеспечивая логический сигнал 1 на его выходе.
При появлении на выходе элемента Dl. 1 логического сигнала 1 диод VD1 закрывается, что обусловливает процесс заряда конденсатора С1* от источника питания +15 В через резистор R2*. Возрастание напряжения на конденсаторе С1* вызывает возрастание напряжения на змит- 76 тере транзистора VT1. Когда напряжение на эмиттере транзистора VT1 достигает порога переключения элемента D1.2, на выходе последнего устанавливается логический сигнал О, ОВВ срабатывает. При этом вносимая ОВВ задержка определяется постоянной времени г = R2*C1*.
6 случае, если на входе ОВВ опять появляется логический сигнал О, конденсатор С1* начинает разряжаться через резистор R1. Указанный процесс завершается достаточно быстро из-за малых значений сопротивления R1.
